|
|||||||
АвтоАвтоматизацияАрхитектураАстрономияАудитБиологияБухгалтерияВоенное делоГенетикаГеографияГеологияГосударствоДомДругоеЖурналистика и СМИИзобретательствоИностранные языкиИнформатикаИскусствоИсторияКомпьютерыКулинарияКультураЛексикологияЛитератураЛогикаМаркетингМатематикаМашиностроениеМедицинаМенеджментМеталлы и СваркаМеханикаМузыкаНаселениеОбразованиеОхрана безопасности жизниОхрана ТрудаПедагогикаПолитикаПравоПриборостроениеПрограммированиеПроизводствоПромышленностьПсихологияРадиоРегилияСвязьСоциологияСпортСтандартизацияСтроительствоТехнологииТорговляТуризмФизикаФизиологияФилософияФинансыХимияХозяйствоЦеннообразованиеЧерчениеЭкологияЭконометрикаЭкономикаЭлектроникаЮриспунденкция |
УСТРОЙСТВО И РАБОТА ЭЛЕМЕНТА
4.1. Общий вид элемента см. ЗФЗ.035.121 Э7. 4.2. При изучении работы элемента следует пользоваться схемой электрической принципиальной ЗФ3.035.121 ЭЗ. Схема состоит из: - шинного формирователя D2, выходящего на информационные шины интерфейса ИК1; - входных формирователей D3.1 - DЗ.З, D5, воспринимающих управляющие и адресные сигналы интерфейса ИК1; - декодирующей части D7, D8.1, D8.2, D9, формирующей заданный адрес элемента из комбинации адресных сигналов А2 – А7. Задание адресных сигналов при помощи перемычек на колодках XL1, XL2 производить согласно табл.3; - схемы защиты от ложных срабатываний выходных усилителей в момент включения питания и при кратковременном его исчезновении, D1.1, D3.4, D4.1, D4.3, D4.4,VТ1 + VT3, С4; - формирователя управляющих сигналов D1.2, D6; - регистров памяти D10+D13 - гальванических развязок А/VD6 + А32/VD6; - выходных усилителей на транзисторах AI/VT4, УТ5+А32/VТ4, VT5. 4.3. Принцип действия элемента основан на преобразовании совокупности входных позиционных сигналов, поданных по интерфейсным шинам, в выходные неинтерфейсные позиционные сигналы, снимаемые с транзисторных ключей. При подаче на вход элемента сигналов данных, адресных, управляющего с ВД4 интерфейса ИК1 элемент, соответственно формату сообщения (см.табл.I) и таблице задания адресных сигналов, представленной табл.З, принимает и запоминает с первого по четвертые байты информации в регистрах памяти D10 - D13 соответственно. Схема защиты от ложных срабатываний имеет компаратор питающего напряжения плюс 5В собранный на элементах VТ1 - VТЗ, С4. Пока напряжение плюс 5 В не превышает уровня (4,2 0,2)B, на входах 13’ D4.1, 11, 9/D4.3 поддерживается напряжение низкого уровня, которое взводит триггер на элементах D4.1 и D4.4. Триггер переводит выходы регистров памяти D10 - D13 в высокоимпедансное состояние, запрещая работу выходных цепей. При первом же обращении к элементу триггер сбрасывается в нуль и разрешает работу выходных цепей.
Таблица 3
Примечание: знак «+» означает наличие перемычки. Знак «-«означает отсутствие перемычки. При установленной перемычке XL87 информация, записанная в регистрах памяти сохраняется на их выходах в течение (250 50)мс, после поступления сигнала ВДЧ и по истечении этого времени выходы регистров переводятся в высокоимпедансное состояние. При установленной перемычке XL88 (выходы регистров памяти) по достижении напряжения питания плюс 5 В уровня (4,2 0,2)В, будут находится в высокоимпедансном состоянии до прихода первого сигнала ВДЧ. Регистры памяти управляют транзисторными ключами, входящими в злементы гальванической развязки A1’ VD6 - А32’ VD6 и выходными ключами A1’ V Т4, VT5 - А32’, VТ4, VТ5. 4.4. Прием сигнала ВДЧ элемент подтверждает выдачей сигнала ОТВ с выхода D4.2 на соответствующую магистральную шину ИК1.
Поиск по сайту: |
Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Студалл.Орг (0.003 сек.) |